Peranti Logik Boleh Aturcara

Peranti Logik Boleh Aturcara (PLD)

• LB  diaturcara oleh pengguna

• Mengikut keperluan pengguna

• Jenis-jenis :

                            -PAL
                            -PLA
                            -PRAM

• Konsep kendalian PLD = EPROM (Elektrik)

Kelebihan LB PLD berbanding LB Am & LB ASIC’s

Kos Pengeluaran

• Bergantung kepada :
                                  -Penggunaan bilangan topeng
                                  -Penghasilan pada proses fotolitografi

Prestasi Litar Bersepadu yang dihasilkan

• Bergantung kepada :
                                  -Frequensi operasi tertinggi yang mampu

Ciri-ciri am Litar Bersepadu PLD

• Tidak memerlukan lapisan topeng untuk direkabentuk

• Masa yang pantas dalam merekabentuk

• Merupakan satu blok besar penyambungan dalaman yang boleh di aturcara

• Memerlukan peranti yang terdiri daripada sel-sel mikro matrix

• Merupakan sel masukan dan keluaran yang boleh diaturcarakan dilaksanakan oleh litar

Jenis jenis PLD

• ROM – PROM, EPROM, EEPROM

• PAL – PROGRAMMABLE ARRAY LOGIC

• PLA – PROGRAMMABLE LOGIC ARRAY

• GAL – GENERATE ARRAY LOGI

• FPGA – FIELD PROGRAMMABLE GATE ARRAY

• CPLD – COMPLEX PROGRAMMABLE LOGIC DEVICES]

Senarai Syarikat PLD

• XILINX

• LATICE

• ACTEL

• ALTERA

• INTEL

• ATMEL

Kaedah masukan aturcara PLD

Kaedah Persamaan Boolean

• logic dinyatakan dengan menggunakan get DAN, ATAU dan lain-lain.

• PLD menukarkan operasi jumlah hasil darab dan  menjalankan pengoptimuman

          -untuk mengprogramkan peranti atau cip.




Kaedah Jadual Kebenaran

• Hubungan antara masukan dan keluaran.

          -membaca jadual kebenaran
          -menjana tatarajah logic yang setara

Kaedah Pengedit Skema

• Melukis skema rekabentuk logic bagi sesuatu peranti PLD

          -dihasilkan dengan menukar gambarajah kepada logic.




Rajah Arkitektur Serpih PLD

• Terdiri daripada susunan get TAK, DAN & ATAU.

• Get TAK diprogramkan oleh pengguna dan get ATAU pun sama.

• Satah get DAN = Tetap

• Satah get OR = Boleh aturcara

Rajah Arkitektur Serpih PLA

• Satah get DAN&ATAU = boleh aturcara

Rajah Arkitektur Serpih PAL

 

• Satah get DAN = boleh aturcara

• Satah get  ATAU  = tetap

Jenis-jenis Bahasa

• Tahap Tinggi

            - HDL
            - VHDL
            - PLD Language

• Tahap Rendah

            - Assemble Language


Kaedah Penyimpanan PLD

• Kendalian Transistor Famos ( keadaan cas )

           - Voltan tinggi dibekalkan di antara punca dan salir
           - Sedikit cas diaruhkan dalam get kedua
           - Transistor mempunyai saluran bersifat pengalir.
           

• Kendalian Transistor Famos ( keadaan nyahcas )

           - EPROM dipadam dengan pendedahan sinar UV 
           - Oksida bertukar menjadi pengalir 
           - Cas disimpan di bahagian bawah get terapung

FIUS

• Poly Diffusion Antifuse

• Metal to Metal Antifuse

• Antifuse

2 Saiz PLD Berskala Besar

• CPLD – Complex Programmable Logic Devices

• FPGA – Field Programmable Get Array

Ciri-Ciri FGPA

• Banyak Register (RAM, ROM, PAL, PLA)

• Bergantung pada aplikasi yang digunakan.(Application dependant up to 200MHz)

• Incremental ( menambahkan get-get logic)

• Ketumpatan (sederhana -> tinggi)

          - 1K -> 2000K system get.

• Logik Blok – mengaplikasikan kombinasi dan jujukan get logic

• Interconnect  – sambung input dengan wayar dan                    output dengan logic blok

• I / O blok     – logic blok yang khas bagi  menyambung dengan peranti

Ciri CPLD

• Banyak kombinasi logik luar

• Ketumpatan(rendah -> sederhana)

          -    0.5 -> 10K logic get.

•  Prestasi(Predictable timing up to 200MHz)

• Interconnection(salinghubungan) /   rossbar.   hubungan yang besar seperti PLD.