Penyelakuan dan Bentangan Litar Bersepadu

Tujuan

• Untuk memberikan saiz-saiz fizikal peranti-peranti MOS 

             - Lebar
             - Panjang
   

• Setiap komponen dalam litar bersepadu diwakilkan dalam

Takrifan Bentangan

Bentangan - corak-corak lukisan yang menunjukkan

• trek-trek perlogaman

• kedudukan resapan N @ P

• polisilikon diatas wafer.

Dihasilkan dgn :

• Bantuan perisian komputer

• Menggunakan Tangan

Fungsi

• Menentukan lapisan bilangan penyambungan dan pelan lantai

• Untuk menghasilkan bentangan, corak pada topeng perlu disediakan mengikut aturan yang tertentu.

Aturan-Aturan Rekabentuk

• Hukum mengenai dimensi sesuatu ciri yang sah dipraktikan dalam reka bentuk litar bersepadu.

• Perlu dalam penghasilan topeng-topeng dan ia menyediakan komunikasi diantara jurutera proses dan perekabentuk litar.

• Untuk mendapatkan litar dengan keboleharapan kendalian yang paling baik dalam saiz yang terkecil tanpa menjejaskan keboleharapan litar

• Hukum-hukum rekabentuk ini : 

                - Lebar
                - Pisahan
                - Tambahan
                - Tindihan 

Terdapat 2 jenis aturan iaitu :-

• Aturan Rekabentuk Am

• Aturan berdasarkan geometri

Aturan Rekabentuk Am

• Susunan bentangan dalam kawasan serpih yang kecil

• Elakkan pembentukkan simpang-simpang di kawasan yang luas supaya ia jauh daripada arus bocor

• Jumlah laluan saling hubungan yang bersilang mestilah dikurangkan

• Pad-pad sentuhan mesti diletakkan di persisian serpih supaya tidak bersilang.

Aturan Berdasarkan Geometri

• Micron dan landar
• 2 kategori takrifan iaitu;

• jika pertindihan diantara kedua-dua fitor boleh menyebabkan bencana seperti litar pintas, maka corak mestilah diasingkan sekurang-kurangnya 2 landar. 
•             1λ = 2.5 um

• jika pertindihan dibenarkan tetapi boleh dielakkan maka corak-corak mestilah diasingkan oleh jarak 1 landar.

• Rasionalnya, dekat sangat shot akan menyebabkan;

              *arus bocor
              *perisian computer & kertas bentangan - ralat.


Kendalian NMOS Sebagai Suis
NMOS Suis Terbuka

• Get kawalan (input) pada nilai logic rendah  (0)
• Tiada arus mengalir antara punca----salir
• Tiada pengaliran electron antara punca--------salir. 

NMOS Suis Tertutup

• Get kawalan (input) pada nilai logic tinggi (1)
• Arus mengalir antara punca----salir
• Ada pengaliran electron antara punca--------salir.
• (Terdapat susut voltan( pada keluaran)- sifat suis terhasil kurang baik.)

Kendalian PMOS Sebagai Suis

NMOS Suis Terbuka

• Get kawalan (input) pada nilai logic rendah  (0)

NMOS Suis Tertutup 

• Get kawalan (input) pada nilai logic tinggi (1)

 


CMOS Penyongsang (Inverter)

                                            Simbol

                                          Rajah Lidi

Kendalian

ARAS LOGIK MASUKAN 1

• Transistor NMOS tertutup, PMOS terbuka.
• NMOS = Transistor tarik bawah ( pull down transistor.
• Aras logic keluaran ditentukan oleh votan bumi ( 0 ).

ARAS LOGIK MASUKAN 0

• Transistor pMOS tertutup, NMOS terbuka.
• PMOS = Transistor tarik atas ( pull up transistor.
• VO  = VDD 

Get Penghantaran (Transmission Gate)

                                                       Simbol

                             Rajah Lidi

Kendalian

• Denyutan jam dibekalkan pada get transistor NMOS, manakala songsangan pada get transistor PMOS.

• Jika berada pada logic tinggi, kedua-dua transistor akan hidup dan membenarkan voltan pada bahagian masukan dipindahkan ke bahagian keluaran.

• Jika pada logic rendah, kedua-dua transistor terbuka.

Takrifan Stick Diagram 

• Pemindahan gambarajah skima kepada suatu gambarajah yang mewakili maklumat tentang lapisan –lapisan yang membentuk transistor 
• Ia dibuat secara kasar dan tiada aturan 

Pengkodan warna mewakili lapisan –lapisan transitor

Peranti Logik Boleh Aturcara

Peranti Logik Boleh Aturcara (PLD)

• LB  diaturcara oleh pengguna

• Mengikut keperluan pengguna

• Jenis-jenis :

                            -PAL
                            -PLA
                            -PRAM

• Konsep kendalian PLD = EPROM (Elektrik)

Kelebihan LB PLD berbanding LB Am & LB ASIC’s

Kos Pengeluaran

• Bergantung kepada :
                                  -Penggunaan bilangan topeng
                                  -Penghasilan pada proses fotolitografi

Prestasi Litar Bersepadu yang dihasilkan

• Bergantung kepada :
                                  -Frequensi operasi tertinggi yang mampu

Ciri-ciri am Litar Bersepadu PLD

• Tidak memerlukan lapisan topeng untuk direkabentuk

• Masa yang pantas dalam merekabentuk

• Merupakan satu blok besar penyambungan dalaman yang boleh di aturcara

• Memerlukan peranti yang terdiri daripada sel-sel mikro matrix

• Merupakan sel masukan dan keluaran yang boleh diaturcarakan dilaksanakan oleh litar

Jenis jenis PLD

• ROM – PROM, EPROM, EEPROM

• PAL – PROGRAMMABLE ARRAY LOGIC

• PLA – PROGRAMMABLE LOGIC ARRAY

• GAL – GENERATE ARRAY LOGI

• FPGA – FIELD PROGRAMMABLE GATE ARRAY

• CPLD – COMPLEX PROGRAMMABLE LOGIC DEVICES]

Senarai Syarikat PLD

• XILINX

• LATICE

• ACTEL

• ALTERA

• INTEL

• ATMEL

Kaedah masukan aturcara PLD

Kaedah Persamaan Boolean

• logic dinyatakan dengan menggunakan get DAN, ATAU dan lain-lain.

• PLD menukarkan operasi jumlah hasil darab dan  menjalankan pengoptimuman

          -untuk mengprogramkan peranti atau cip.




Kaedah Jadual Kebenaran

• Hubungan antara masukan dan keluaran.

          -membaca jadual kebenaran
          -menjana tatarajah logic yang setara

Kaedah Pengedit Skema

• Melukis skema rekabentuk logic bagi sesuatu peranti PLD

          -dihasilkan dengan menukar gambarajah kepada logic.




Rajah Arkitektur Serpih PLD

• Terdiri daripada susunan get TAK, DAN & ATAU.

• Get TAK diprogramkan oleh pengguna dan get ATAU pun sama.

• Satah get DAN = Tetap

• Satah get OR = Boleh aturcara

Rajah Arkitektur Serpih PLA

• Satah get DAN&ATAU = boleh aturcara

Rajah Arkitektur Serpih PAL

 

• Satah get DAN = boleh aturcara

• Satah get  ATAU  = tetap

Jenis-jenis Bahasa

• Tahap Tinggi

            - HDL
            - VHDL
            - PLD Language

• Tahap Rendah

            - Assemble Language


Kaedah Penyimpanan PLD

• Kendalian Transistor Famos ( keadaan cas )

           - Voltan tinggi dibekalkan di antara punca dan salir
           - Sedikit cas diaruhkan dalam get kedua
           - Transistor mempunyai saluran bersifat pengalir.
           

• Kendalian Transistor Famos ( keadaan nyahcas )

           - EPROM dipadam dengan pendedahan sinar UV 
           - Oksida bertukar menjadi pengalir 
           - Cas disimpan di bahagian bawah get terapung

FIUS

• Poly Diffusion Antifuse

• Metal to Metal Antifuse

• Antifuse

2 Saiz PLD Berskala Besar

• CPLD – Complex Programmable Logic Devices

• FPGA – Field Programmable Get Array

Ciri-Ciri FGPA

• Banyak Register (RAM, ROM, PAL, PLA)

• Bergantung pada aplikasi yang digunakan.(Application dependant up to 200MHz)

• Incremental ( menambahkan get-get logic)

• Ketumpatan (sederhana -> tinggi)

          - 1K -> 2000K system get.

• Logik Blok – mengaplikasikan kombinasi dan jujukan get logic

• Interconnect  – sambung input dengan wayar dan                    output dengan logic blok

• I / O blok     – logic blok yang khas bagi  menyambung dengan peranti

Ciri CPLD

• Banyak kombinasi logik luar

• Ketumpatan(rendah -> sederhana)

          -    0.5 -> 10K logic get.

•  Prestasi(Predictable timing up to 200MHz)

• Interconnection(salinghubungan) /   rossbar.   hubungan yang besar seperti PLD.

Metodologi Rekabentuk Litar Bersepadu

Metodologi Rekabentuk

Pilihan metodologi rekabentuk :

• Jurutera Elektronik dan Semikonduktor

• Jurutera Proses

Ciri-ciri pemilihan teknologi metodologi rekabentuk :

• Kepantasan kendalian

• Kepadatan komponen

• Penggunaan kuasa

• Keserasian antaramuka dengan litar lain

• Kos rekabentuk dan fabrikasi

• Kebolehujian litar bersepadu

Perbezaan ASIC dan Piawaian ( Am )

ASIC

• Serpih direkabentuk di kilang khusus untuk melaksanakan fungsi yang diperlukan oleh seseorang
• Setiap pengeluar atau pengilang menghasilkan rekabentuk serpih yang berlainan

AM

• Litar bersepadu boleh digunakan oleh mana-mana pihak atau pengguna
• Kebanyakan pengilang dan pengeluar menghasilkan serpih yang serupa

Litar bersepadu langganan khusus ( ASIC’s )

• ASIC’s - Application Specification Intergrated Circuits

• Litar bersepadu untuk kegunaan khusus

• Mengandungi campuran atau pelbagai blok peranti analog dan digital

• Dengan merekabentuk aplikasi ke atas sesuatu IC, ia dapat mengurangkan masalah ;

           -Saling hubungan IC
           -Multilayed PCB design
           -Crosstalk
           -Interference.


Kelebihan dan kelemahan ASIC’s

Kelebihan ASIC's

• Melaksanakan beberapa LB Am

• Keboleharapan tinggi

• Rekabentuk yang optima

• Ciri-ciri keselamatan tinggi

• Membolehkan fungsi-fungsi lain ditambah dengan kos minima

Kelemahan ASIC's

• Kos rekabentuk dan pemprosesan tinggi

• Memerlukan peralatan yang kompleks

• Tidak ekonomi kerana bilangan cip yang diperlukan tidak banyak

Full Custom Design

• Direkabentuk untuk memenuhi kehendak seorang pengguna

• Direkabentuk menggunakan 1 set topeng yang khas

• Serpih boleh direkabentuk supaya mempunyai prestasi kendalian yang tinggi

• Mempunyai bilangan komponen yang paling maksima dengan menggunakan kawasan silicon yang kecil

• Mengambil masa yang lama untuk direkabentuk

• Bilangan serpih yang dihasilkan adalah terhad dimana bukan semua pengguna menggunakannya

• Pengeluaran tidak dapat dihasilkan secara besar-besaran maka kos rekabentuk dan pengeluarannya menjadi tinggi.

Semi Custom Design

• Sebahagian topeng-topeng yang digunakan adalah piawai ( standard )

• Sebahagian lagi topeng untuk memenuhi kehendak pelanggan

• Topeng-topeng yang serupa bagi menghasilkan berbagai serpihan yang diminta oleh ramai pelanggan (sebahagian set topeng adalah piawai)

• Masa merekabentuk dan mengilang serpihan yang dipesan oleh pelanggan lebih singkat daripada langganan penuh.

• Bilangan serpih yang dihasilkan banyak maka kos penghasilannya adalah rendah

• Terdapat 3 pendekatan rekabentuk separuh langgan iaitu :-

              - Tatasusunan get
              - Sel-sel piawai
              - Susunatur logic boleh aturcara

Tatasusunan Get

• Tatasusunan yang terdiri daripada tapak-tapak get asas

• Wafer-wafer akan menjalani langkah-langkah penopengan yang seragam untuk menghasilkan beribu-ribu transistor.

• Transistor-transistor ini akan di saling hubungkan untuk membentuk get-get yang tersusun dalam satu tatasusunan.

• Langkah-langkah dalam tatasusunan seterusnya akan menghasilkan serpih bagi memenuhi kehendak pelanggan.

• Oleh demikian, setiap wafer akan menjalani langkah-langkah penopengan yang berlainan.

• Langkah-langkah penopengan ini akan menghasilkan saling hubungan antara get-get melalui kawasan-kawasan laluan pendawaian.

Cara mengatasi masalah pelan lantai tatasusunan get :-

• Menggunakan rekabentuk litar yang sama untuk mengatasi masalah saluran yang terhad.

• Menggunakan lautan get atau tatasusunan tanpa saluran untuk mengatasi masalah pembaziran ruang.

Kelebihan & Kelemahan Tatasusunan Get


Kelebihan

• Kos yang rendah

• Masa yang singkat

• Sukar untuk ditiru

• Pelesapan kuasa kecil 

 Kelemahan

• Fungsi digital kompleks

• Perisian terbantu computer yang baik diperlukan

• Kebolehsuaian rendah

• Tidak kesemua get dapat digunakan

• Prestasi litarnya tidak optimum

Sel Piawai 

• Blok berangkap mempunyai fungsi kompleks tertentu; RAM & ROM.

• Sel-sel piawaian terdiri daripada sel litar mudah seperti get inverter / get logic dan lebih kompleks seperti pendaftar, pencampur, ROM dan RAM.

• Kaedah RB ini boleh dijalankan dengan memanggil sel-sel dan kemudian sel tersebut disambung supaya fungsi tertentu dapat dilaksanakan.

• Kedudukan sel lebih kurang sama dengan kedudukan get tatasusunan.

• Peratus kegunaannya tinggi

• Keluasan cip yang paling optimum

• Kosnya tinggi

• Setiap sel mempunyai kendalian yang berbeza'

Kelebihan Sel Piawai

• Peratus penggunaan get yang tinggi

• Sukar untuk ditiru

• Prestasi litar boleh dikawal.

Kelemahan Sel Piawai 

• IC tidak dapat direka sekiranya sesuatu fungsi yang diperlukan tiada

• RB sel piawai memerlukan penopengan yang penuh untuk menghasilkan prototaip yang sama

• IC yang direka mesti mempunyai masa yang mempunyai frequensi sama dengan sel perpustakaan.

Susun Atur Logik Boleh Aturcara ( PLD )

• Untuk menghasilkan fungsi-fungsi ungkapan perduaan dalam bentuk jumlah hasil darab.

• Mengandungi get-get logic, flip-flop , daftar dan fungsi-fungsi logik yang banyak tersaling hubung diatas satu serpih

• Litar logik ini boleh diaturcara oleh pengguna dimana pengguna boleh membuat sambungan kepada litar bersepadu yang telah siap

• Sambungan ini boleh deprogram oleh pengguna dengan menggunakan ‘fuse link’ atau sambungan fius.

• Bila diprogramkan, fius bagi sambungan yang tidak dikehendaki akan dibakar tanpa menjejaskan litar lain.

 

 

Pembikinan Transistor MOS

Jujukan Pembikinan Transistor NMOS

• Suatu lapisan oksida dengan ketebalan 0.5 mikro meter ditubuhkan.

          (keberintangan 1-10 ohm cm)

• Membuang lapisan oksida melalui proses fotolitografi dan punaran pada kawasan yang akan menjadi transistor.

• Satu lapisan oksida nipis (ketebalan-ratus angstrom & berkualiti tinggi)dalam kawasan silikon terdedah .
• Oksida ini disebut sebagai oksida get 

•  Permendapan polisilikon ke seluruh permukaan wafer yang kemudian dipunarkan bagi membentuk get .

•  Wafer ini kemudiannya didedahkan pada bahan asing jenis n melalui proses penanaman ion .

• Satu lapisan oksida ditumbuhkan supaya menetupi get polisilikon untuk proses litografi selanjutnya

•  Lapisan logam-aluminium (tebal-1 mikron) disalutkan ke seluruh permukaan wafer. 
• Dengan menggunakan topeng logam, lapisan aluminium dipunarkan bagi menghasilkan wayar –wayar sambungan antara peranti .

Empat tahap topeng diperlukan bagi memproses transistor MOS:

Tahap 1 : Pembukaan tingkap dalam oksida bagi mentakrifkan kawasan
               yang akan menjadi transistor.

Tahap 2 : Pentakrifan get polisilikon dan penanaman ion bagi mentakrifkan
               kawasan punca dan salir .

Tahap 3 : Pentakrifan sesentuh .

Tahap 4 : Pentakrifan perlogaman bagi menyambung peranti –peranti


Jujukan  Pembikinan Transistor CMOS

• Menggunakan topeng pertama tingkap – takrif kawasan telaga p

• ion –ion (tenaga tinggi & dos tinggi) ditanam ke dalam tingkap .

• Kedalaman telaga - 3 mikron hingga 4 mikron

• Menumbuhkan suatu lapisan oksida get nipis selepas medan oksida pada kawasan yang akan membentuk transistor ditanggalkan

 

• Selepas get oksida ditakrifkan bagi kedua-dua transistor, polisilikon get dimendapkan dan lapisan oksida yang lain , kecuali pada bahagian get yang ditinggalkan . Stuktur yang dihasilkan ditunjukkan .

 

• Dengan menggunakan suatu topeng ,tingkap p+ dibukakan pada bahagian yang akan menjadi transistor nMOS.

• Ini diikuti dengan penanaman ion arsenik .

• Tingkap bagi penanaman ion boron kemudiannya dibukakan bagi mentakrifkan transistor nMOS.

• Penanaman ion bagi mentakrifkan punca dan salir -bilangan dopan boleh dikawal dengan lebih tepat

• Penanaman dopan n+ dan p+

• Peringkat seterusnya ialah membuka lubang sentuhan yang diikuti dengan perendapan logam aluminium.

• Seterusnya mentakrifkan penyambungan wayar wayar logam

 

• Binaan sebenar CMOS

Kelebihan Dan Kekurangan CMOS


Kelebihan CMOS

• Sebagai penyongsang yang paling mudah dalam litar logik

• Mempunyai pelesapan kuasa yang kecil

• Bertindak atau berfungsi sebagai suis

 Kekurangan CMOS

• Melibatkan langkah-langkah proses yang banyak.

• Lebih banyak kawasan silicon yang perlu digunakan untuk proses telaga – P.

• Masalah bipolar berparasit dan struktur 4 lapis NPNP yang mana akan meninggikan pensuisan palsu atau lacting melainkan direkacipta dengan berhati-hati.

Kelebihan dan Kekurangan Setiap Teknologi CMOS

Perbezaan CMOS Peningkatan & CMOS Penyusutan

Latch-Up

• Latch-Up - wujudnya transistor pnp dan transistor npn yang membentuk litar penerus terkawal silicon (SCR)

• Litar setara SCR berparasit yang berbentuk ditunjukkan.

• Gandaan transistor & rintangan(Rs besar)  - litar pintas antara Vdd dengan Vssarus dari vdd dibesarkan oleh transistor pnp dan transistor npn.

• Ini menyebabkan pelepasan kuasa yang besar boleh merosakkan semua peranti

• Untuk mengurangkan proses latch-up, --gandaan transistor & perintang Rs dibuat supaya kecil.

• Proses pengoptimumkan latch-up dilakukan oleh jurutera pemproses litar bersepadu.

Cara Mengatasi Latch-Up

• Menggunakan Litar Latchup Protection Teknologi.Apabila latchup berlaku litar LPC akan menutup kuasa cip dengan sendiri untuk digunakan kemudian nanti.
• Mengurangkan hakisan produk  b1 x b1
• Pengurangan lapisan dan kerintangan dibuat untuk proses penurunan voltan.

Kemuatan Berparasit

• Kemuatan berparasit - kapasitan yang diwujudkan olehkawasan susutan voltan iaitu simpangan p-n di antara punca & salir dengan substratum

• Terdapat bahan dielektrik antara 2 pengalir –(get - salir & get- punca)

• Wujudnya lapisan oksida 

Cara Mengatasi Kesan Kemuatan Berparasit

• Logam ke oksida mempunyai nilai kemuatan yang terkecil

• Logam-logam seperti aluminium dipilih untuk mengurangkan kemuatan berparasit.

Kaedah "Jajar-Diri"

• Punca dan salir kedua-duanya tidak meresap masuk ke kawasan bawah get secara serentak.

• Mengadakan 3 atau lebih lapisan besi (metal).

• Membuat bond pad didedahkan sedikit pada permukaan atas litar intergrasi

• Membentuk pad metal pada paras metal dibawah bond pad

• Membentuk juga lapisan metal pad pada setiap lapisan pada permukaan lapisan yang lain. 

Pengenalan Kepada Litar Bersepadu

Elektronik 


Elektronik merujuk kepada cabang sains fizik yang berkaitan dengan kelakuan pengaliran elektron-elektron dan pembawa-pembawa elektrik yang lain di dalam hampagas, gas dan separa pengalir.


Mikroelektronik

Merujuk kepada semua teknik-teknik yang digunakan dalam pembikinan litar-litar dan sistem elektronik yang sangat kecil termasuk semua jenis litar bersepadu silikon, litar-litar saput tipis dan tebal.


Litar Bersepadu

Sebuah litar lengkap yang biasanya dibina diatas substratum semikonduktor yang mempunyai fungsi yang sama dengan litar di atas PCB dalam satu pakej yang sangat kecil dimana litarnya mungkin suatu litar kompleks yang terdiri dari gabungan beberapa sehingga berjuta-juta komponen.


Kegunaan Litar Bersepadu

• Telefon Bimbit
•  Kapal Angkasa
•  Peralatan Perubatan
•  Komputer

Kelebihan Litar Bersepadu

• Ringan
•  Saiz fizikal yang kecil
•  Kos yang rendah
• Pengunaan kuasa yang rendah
•  Mudah ditukar ganti

Kelemahan Litar Bersepadu

•  Gegelung dan aruhan belum dapat difabrikasikan.
•  Tidak sesuai untuk kegunaan kuasa tinggi.
•  Sensitif terhadap kepanasan melampau
•  Sensitif kepada cas elektrostatik

Pakej Litar Bersepadu 

Fungsi Pakej Litar Bersepadu

• Menutup keseluruhan LB dengan plastik, seramik atau logam
• Membolehkan LB disambung dengan papan litar
• Memberi perlindungan fizikal kepada LB dari kerosakan/calar
• Memberi perlindungan dari wap air / gas / bahan kimia dari persekitaran
• Memudahkan LB berada dalam bentuk yang dapat dipasarkan
• Memudahkan LBdalam bentuk yang mudah digunakan

Jenis-jenis bungkusan

• Dual Inline Package ( DIP )
• Metal Can
• Pin Grid Array ( PGA )
• Ball Grid Array ( BGA )
• Quad Package
• Flat Pack
• Plastic Leaded Chip Carrier ( PLCC )
• Leadless Leadframe Package ( LLP )

Hukum Moore

Gordon Earle Moore

Pengasas dan Bekas Pengerusi dan CEO Intel Corporation-1964
Degree in Chemistry dari University of California, Berkeley
Ph.D. in Chemistry and Physics dari California Institute of Technology (Caltech)
Moore telah dianugerahkan “2008 IEEE Medal of Honor”

Moore menyatakan bahawa "Jumlah transistor pada serpih akan bertambah dua kali ganda dalam setiap tempoh 18 hingga 24 bulan.”

“Kelajuan kendalian mikropemproses juga akan bertambah dua kali ganda pada tempoh yang sama, jika kos pengeluaran adalah tetap."

Litar Bersepadu Terawal
                                        

      Intel 4004 (1971)
      First CPU by Intel 750 Khz
      2,300 Transistor

  Intel 8086 CPU (1978)
  9 MHz
  29,000 Transistor

    Intel 386 (1985)
    CPU for the first PC
    33 MHz 
    275,000 Transistor

Evolusi Litar Bersepadu

SSI     - Small Scale Integration (1961 – 1966)

MSI    - Medium Scale Integration (1967 – 1971)

LSI     - Large Scale Integration (1972 – 1980)

VLSI   - Very Large Scale Integration (1981 – 1990)

ULSI   - Ultra Large Scale Integration (1991 – 1999)

GSI     - Giant Scale Integration (2000 – Kini )

Teknologi-Teknologi Bagi Litar Bersepadu MOS

Teknologi bagi litar bersepadu terbahagi kepada tiga iaitu :

• Hibrid
• Monolitik
• Saput
  

Monolitik

• Semua komponen ( aktif & pasif ) dihasilkan pada    satu serpih silicon ( wafer )
• Paling popular
• Kos yang rendah
• Kebolehpercayaan tinggi

Kelemahan

• Kelemahan pemencilan
• Julat komponen pasif terhad
• Rekabentuk litar tidak anjal
  

Hibrid

• Pergabungan dua / lebih serpih
• Percantuman kaedah fabrikasi monolik & filem
• Komponen aktif dibentuk secara kaedah monolitik
• Komponen pasif dibentuk secara kaedah filem
• Rekabentuk yang paling anjal
• Digunakan sebagai prototaip litar bersepadu monolitik    

Kelemahan

• Kos terlalu tinggi
• Kurang kebolehpercayaan 

Filem

• Komponen dihasilkan di atas serpih penebat seperti seramik atau kaca
• Komponen pasif sahaja
• Julat komponen lebih luas
• Kurang masalah pemencilan
• Komponen aktif boleh ditambahkan secara luaran- rekabentuk yang lebih anja

Kelemahan

• Kos lebih tinggi
• Tidak sesuai untuk komponen aktif